一句话：提出基于 MLIR 的中间表示 HIR，用于描述定制硬件加速器，以提供厂商无关的标准化硬件编译基础设施。
边缘设备上机器学习、图像与音频处理的兴起，推动了对高能效定制硬件加速器的研究。FPGA 是定制加速器的理想目标，但硬件设计难度大，且缺乏厂商无关、标准化的硬件编译基础设施，阻碍了其广泛应用。本文提出 HIR：一种基于 MLIR 的中间表示，用于硬件加速器描述。HIR 借助 MLIR 的可复用编译基础设施与多层 IR 设计，旨在为定制硬件加速器提供统一的、与厂商无关的描述与编译路径，从而降低硬件设计门槛。摘要未给出具体实现细节与实验评估。
The emergence of machine learning, image and audio processing on edge devices has motivated research towards power-efficient custom hardware accelerators. Though FPGAs are an ideal target for custom accelerators, the difficulty of hardware design and the lack of vendor agnostic, standardized hardware compilation infrastructure has hindered their adoption.