paperbot · PL 论文追踪

全部论文 待读 收藏

P2 TETRIS

TETRIS
ASPLOS Proceedings of the Twenty-Second International Conference on Architectural Support for Programming Languages and Operating Systems2017匹配度 2/10 · 论文聚焦深度神经网络加速器的片上/片外存储成本与能耗问题,属于体系结构与硬件存储优化;虽与机器学习系统有间接关联,但未涉及静态分析、LLM/Agent、浮点程序分析或贝叶斯程序分析等核心方向。引用 567 inbox
Mingyu Gao, Jing Pu, Xuan Yang, Mark Horowitz, Christos Kozyrakis
crossref: 2026-09-12dblp: 2026-09-12

AI 速览

一句话:指出大 NN 扩展加速器会加剧片上 SRAM 与片外 DRAM 的存储成本和能耗问题,并以 TETRIS 为题研究该瓶颈。

本文关注深度神经网络(NN)加速器在规模扩展时面临的存储系统开销。虽然 NN 的高精度推动了性能提升两个数量级的加速器发展,但用越来越大的 NN 继续扩展这些加速器,会加剧其存储系统的成本与能耗负担,包括片上 SRAM 缓冲和片外 DRAM 通道。论文以 TETRIS 为题,针对这一瓶颈展开研究;然而给出的摘要仅陈述了问题背景,未说明具体方法、系统设计或实验结果,因此无法从现有信息判断其技术路线与量化收益。

问题
用更大 NN 扩展加速器以提升性能时,片上 SRAM 缓冲和片外 DRAM 通道的成本与能耗开销被进一步放大。
方法
给出的摘要未描述具体方法;仅可知论文以 TETRIS 为题,围绕缓解 NN 加速器的存储系统开销开展研究。
评估
摘要未给出评估方式、实验设置或量化结果。
原文摘要(Abstract)

The high accuracy of deep neural networks (NNs) has led to the development of NN accelerators that improve performance by two orders of magnitude. However, scaling these accelerators for higher performance with increasingly larger NNs exacerbates the cost and energy overheads of their memory systems, including the on-chip SRAM buffers and the off-chip DRAM channels.

链接与引用

DOI 原文 · PDF(开放获取) · DBLP

BibTeX
@inproceedings{GaoPYHK17,
  title = {TETRIS},
  author = {Mingyu Gao and Jing Pu and Xuan Yang and Mark Horowitz and Christos Kozyrakis},
  booktitle = {ASPLOS},
  year = {2017},
  doi = {10.1145/3037697.3037702}
}