paperbot · PL 论文追踪

全部论文 待读 收藏

P2 A compiler infrastructure for accelerator generators

面向加速器生成器的编译器基础设施
ASPLOS Proceedings of the 26th ACM International Conference on Architectural Support for Programming Languages and Operating Systems2021匹配度 2/10 · 该论文属于程序语言与编译器基础设施方向,关注硬件加速器生成与中间语言设计,但并未涉及用户核心关注的静态分析、Agentic 程序、LLM、浮点程序分析或贝叶斯程序分析,仅与 PL/编译器工程有边缘关联。引用 2 inbox
Rachit Nigam, Samuel Thomas, Zhijing Li, Adrian Sampson
crossref: 2026-09-12

AI 速览

一句话:提出 Calyx 中间语言与编译器,将高层程序编译为可综合硬件设计,统一结构化与控制流表示。

为硬件设计的高层编程模型需要高效的编译路径,但现有中间表示难以同时承载硬件结构信息与软件控制流信息。本文提出 Calyx,一种面向硬件生成的中间语言,将类硬件的结构化表示与类软件的控制流表示(循环与条件)相结合。这种分离式表示使编译器能够执行同时依赖结构与控制流信息的新型硬件优化,而这些信息对硬件高层编程模型至关重要。Calyx 编译器利用有限状态机降低控制流构造,并生成可综合的硬件描述。该工作为加速器生成器提供了可复用的编译器基础设施,摘要未报告定量评估,作者以编译器实现与可综合硬件描述生成来展示其可行性。

问题
如何将高层程序编译为硬件设计,同时保留硬件结构与软件控制流信息,是硬件高层编程模型与加速器生成器面临的核心编译问题。
方法
提出 Calyx 中间语言,将类硬件的结构化语言与类软件的控制流表示(循环与条件)分离结合,并由编译器用有限状态机降低控制流构造,生成可综合硬件描述。
评估
摘要未给出定量实验评估;作者通过实现 Calyx 编译器基础设施并生成可综合硬件描述来验证方法的可行性。
原文摘要(Abstract)

We present Calyx, a new intermediate language (IL) for compiling high-level programs into hardware designs. Calyx combines a hardware-like structural language with a software-like control flow representation with loops and conditionals. This split representation enables a new class of hardware-focused optimizations that require both structural and control flow information which are crucial for high-level programming models for hardware design. The Calyx compiler lowers control flow constructs using finite-state machines and generates synthesizable hardware descriptions.

链接与引用

DOI 原文 · PDF(开放获取) ·

BibTeX
@inproceedings{paperbot6089,
  title = {A compiler infrastructure for accelerator generators},
  author = {Rachit Nigam and Samuel Thomas and Zhijing Li and Adrian Sampson},
  booktitle = {ASPLOS},
  year = {2021},
  doi = {10.1145/3445814.3446712}
}